Tutorial
|
Dettaglio Istruzioni |
Istruzioni della Cpu 80x86 |
SCHEDA n° 07 [I/ 122 di 198] |
|
![]() |
|
![]() | Questa istruzione copia l'operando sorgente nell'operando destinazione. |
![]() | Ovviamente l'operando sorgente rimane inalterato mentre quello precedentemente contenuto dall'operando destinazione viene sovrascritto (che quindi perduto!). |
![]() | Gli operandi possono avere dimensione di un byte, di una word o di una doubleword ( con 80386/486). |
![]() | Le sue caratteristiche sono riassunte nella
seguente tabella (leggi le istruzioni
![]() |
MOV | Destinazione << Sorgente | |||||||||||||||
Esempio di Applicazione |
Cicli di Clock | Mem Acces |
N° Bytes |
Flag influenzate | ||||||||||||
Mnemonico | Operandi | 86 | 268 | 386 | 486 | O | D | I | T | S | Z | A | P | C | ||
MOV |
AX,ES |
2 | 2 | 2 | 3 | no | 2 | |||||||||
MOV | ES,BX | |||||||||||||||
MOV | ES,[Depo02] | 8+EA | 5 | 5 | 3 | 1 | 2,4 | |||||||||
MOV | [Depo02],DS | 9+EA | 3 | 2 | 3 | |||||||||||
MOV |
DX,BX |
2 | 2 | 2 | 2 | no | 2 | |||||||||
MOV |
DL,BH |
|||||||||||||||
MOV |
CL,[Depo01] |
8+EA | 5 | 4 | 1 | 1 | 2,4 | |||||||||
MOV |
CX,[Depo02] |
12+EA | ||||||||||||||
MOV |
[Depo01],BL |
9+EA | 3 | 2 | 1 | 1 | 2,4 | |||||||||
MOV |
[Depo02],BX |
13+EA | ||||||||||||||
MOV |
SI,1234H |
4 | 3 | 2 | 1 | no | 3,4 | |||||||||
MOV |
[Depo02],02H |
10+EA | 3 | 2 | 1 | 1 | 3,6 | |||||||||
MOV |
[Depo02],1234H |
14+EA | ||||||||||||||
MOV |
AL,02 |
4 | 2 | 2 | 1 | no | 2,3 | |||||||||
MOV |
AL,[Depo01] |
10 | 5 | 4 | 1 | 1 | 3 | |||||||||
MOV |
[Depo01],AL |
|||||||||||||||
MOV |
AX,[Depo02] |
14 | ||||||||||||||
MOV |
[Depo02],AX |
![]() | La tabella evidenzia che l'istruzione non
modifica le flag; le tipologie dei suoi operandi sono:
|
![]() | Questa istruzione ha un rapporto privilegiato con i registri di segmento; la figura seguente mostra che l'unico modo per inizializzarli è tramite registro o memoria, non è possibile, infatti, caricarli direttamente (cioè in modo immediato, con un numero). |
![]() | Da notare che, quando si carica il registro SS, le interruzioni mascherabili sono disabilitate, sebbene alcune Cpu provvedano a questo servizio anche con gli altri registri di segmento. |
|
![]() | La figura seguente mostra le risorse richieste da questa istruzione in funzione degli operandi e del tipo di indirizzamento coinvolti (leggi le istruzioni): |
|
![]() | Non va dimenticato il rapporto speciale di questa istruzione con i Registri speciali, tipiche degli ultimi processori, dal 80286; la tabella seguente si limita a farne una significativa raccolta: |
|
|
![]() |
Scheda n° 07 |
![]() |
Istruzioni Cpu 80x86 |
![]() |
![]() |
![]() |
||
Istruzione 122 - MOV |
|
|
|
Home
![]() |
|
|||||||
|
Motore Ricerca |
|