 | Questa istruzione non
appartiene al Set dell'8088/86; si usa solo a partire da 80486. |
 | Il suo compito, piuttosto particolare, è
legato alla gestione delle memorie ultraveloci del processore (cache). |
 | Si tratta di un'istruzione nata per lo
sviluppo dei sistemi operativi e il suo funzionamento attuale non è detto
che sia implementato nello stesso modo dai processori (Intel) più moderni. |
 | In particolare quando viene eseguita il contenuto
corrente della cache interna viene vuotato
dopo aver provveduto al suo trasferimento nella memoria convenzionale (Write
Back and Invalidate Data Cache). |
 | Anche l'istruzione INVD
vuota la cache, ma non si occupa
di trasferirne il contenuto in memoria. |
 | Di solito quando viene eseguita sono generati
2 cicli di bus, uno per segnalare la
necessità di eseguire il trasferimento nella memoria principale anche da
parte della cache esterna, e l'altro che impone alla cache esterna di
vuotarsi a sua volta. |