 | la
struttura e lo schema sono (quasi) identici a quelli della SPP,
per cui le linee sono tuttora
TTL di tipo LS; sono
sempre presenti l'integrato
74LS374
(ottuplo latch
D-type con uscite tri-state)
in parallelo con l'integrato
74LS244
(ottuplo buffer
non
invertente tri-state) |
| la grossa differenza sta nel fatto
che il piedino di
OC
del 74LS374 (pin
1) è ora collegato ad un'uscita del Registro
037AH/027AH,
più precisamente all'uscita
del sesto ff D-type contenuto nell'integrato
74LS174, inutilizzata nelle SPP,
ma molto importante nei modelli dei computer della serie IBM PS/2 perché
rende bidirezionale la porta dati |
| poiché il corrisponde ingresso (pin
14) è collegato al DataBus5
intervenendo sul
bit5 del Registro
037AH/027AH
è dunque possibile controllare le uscite del
74LS374,
con la possibilità di renderle tri-state.
|
| quando il
bit5 è posto a
0 la porta dati è in uscita:
ogni eventuale lettura assume il dato imposto dal
74LS374
e la presenza di livelli logici bassi sul connettore può
compromettere la porta parallela |
| quando il
bit5 è posto a
1 la porta dati è in ingresso:
le uscite della memoria
74LS374
vengono forzate in alta impedenza e
gli eventuali
8 valori fissati esternamente
sul connettore possono essere letti dal buffer
non
invertente
74LS244, senza alcun conflitto |
| naturalmente gli ingressi devono essere TTL
compatibili, cioè è necessario assicurarsi che gli ingressi
a 1 logico abbiano un livello di tensione compreso tra +2,4
e +5 Volt e quelli
a 0 logico
siano compresi tra +0 e +0,8
Volt. |
| La porta parallela IBM
PS/2 è dunque effettivamente bidirezionale. |
