 | Osservando lo schema è importante sottolineare quali sono i segnali
necessari nella gestione dell'ADC:
 | naturalmente le 8 linee del
bus dati, di norma in alta impedenza (cioè "scollegate"...) ma
significative non appena si richiede la loro lettura. |
| Chip Select,
CS, linea d'ingresso attiva
bassa, classico
segnale d'abilitazione di
un dispositivo, per consentire qualunque operazione deve essere posto a 0;
il nostro programma provvederà a gestirne il valore come se il convertitore
fosse inserito in un contesto più ampio. In realtà essendo l'unico
dispositivo gestito sarebbe sufficiente collegare questo piedino
direttamente a massa, dopo averlo
scollegato dal
pin
1 della parallela. |
| Write,
W, linea d'ingresso attiva
bassa: sebbene il nome induca a
pensare una qualche azione di "scrittura" sul dispositivo, in realtà
si tratta del segnale con cui è
possibile dare inizio al
rilievo e alla codifica del
livello di tensione presente, nel
momento del suo passaggio da 1 a 0, sui piedini analogici dell'ADC. |
| Read,
R, linea d'ingresso attiva
bassa: quando viene posta a 0
l'ADC mette sui
latch d'uscita gli 8 bit frutto della conversione
digitale della grandezza analogica campionata; i dati vengono
mantenuti sul bus per tutto il tempo nel quale questo
segnale di sincronismo rimane basso. |
| Interrupt Reset,
INTR: questa linea d'uscita viene
forzata a 0 dall'ADC
per segnalare l'esatto istante in cui le operazioni di conversione sono da
ritenersi ultimate, e riportata automaticamente a 1
non appena viene dato il comando di lettura. |
|
| In aggiunta si notano:
| i 2 ingressi analogici
,Vin+ e
Vin-, ai quali verrà
applicata la tensione da rilevare. |
| l'ingresso analogico per l'eventuale
tensione di riferimento,
VREF/2. |
| i 2 pin per la frequenza di
clock ,CLKIN
e CLKR, ai quali si
devono collegare un resistore e un
condensatore; con i valori dello schema
la frequenza del componente è fissata a 640 kHz. |
|
