LOGICA TTL - BUFFER TRI®STATE |
74LS240 2/2 [13 di 87] |
|
|
Questo componente, disponendo di controlli di abilitazione separati, consente di collegare in parallelo le uscite di 2 dispositivi a 4 bit, su un unico bus (ovviamente anch'esso a 4 bit), dopo averne invertito il valore logico: basta aggiungere esternamente un inverter all'abilitazione di 1 dei 2 gruppi, così che un unico livello di controllo porrà sul bus solo 1 dei 2 pacchetti di 4 bit. |
|
|
Se si desidera ottenere lo stesso controllo senza però invertire il valore logico dei 2 dispositivi a 4 bit collegati in ingresso, è disponibile il componente 74LS244, con la stessa logica di controllo d'abilitazione, attiva bassa su entrambe le linee. |
Naturalmente se le 2 abilitazioni sono invece collegate direttamente tra loro è possibile predisporre un'interfaccia adatta al controllo di dispositivi a 8 bit: lo 0 su entrambe trasferirà in uscita il byte d'informazione (sull'ipotetico bus a 8 bit), mentre un livello alto "staccherà" il componente dal bus. |
|
|
Nei precedenti disegni suggerisco lo schema a blocchi da utilizzare, disponibile anche nella seguente versione: |
|
|
La tabella raccoglie le principali caratteristiche elettriche del componente (i tempi sono stati rilevati con carico di 667ohm/ 45 pF): |
|
Caratteristiche Elettriche | Valori |
potenza dissipata | 135 mW (massima con uscita a "1", assorbe 27 mA a 5V) |
230 mW (massima con uscita a "0", assorbe 46 mA a 5V) | |
270 mW (massima con uscita Hi-Z, assorbe 54 mA a 5V) | |
corrente erogata tipica in uscita | 15 mA (tipica buffer con uscita a "1") |
corrente assorbita tipica in uscita | 24 mA (tipica buffer con uscita a "0") |
tempo di propagazione massimo da ingresso a uscita | 18 ns (fronte di salita) e 18 ns (fronte di discesa) |
tempo di abilitazione massimo da enable a uscita | 23 ns (verso uscita a "1") e 30 ns (verso uscita a "0", 5 pF) |
tempo di disabilitazione massimo da enable a uscita | 25 ns (da uscita a "1") e 18 ns (da uscita a "0", 5 pF) |
|
I seguenti link consentono di valutare il costo corrente di mercato: la presenza di taluni riferimenti piuttosto che altri è del tutto casuale, frutto di un campionamento eseguito in rete: |
|
I seguenti link rendono disponibili i Data Sheet originali, in formato PDF: |
|
|
Data Sheet [13 di 87] | Logica TTL - 74LS240 2/2 | |||||||
Logica TTL - 74LS240 |
|
|
|
Home |
|
|||||||
|
Motore Ricerca |
|