 |
Il
TTL
74LS48 è logicamente
(e
pin-out)
compatibile
con questo speciale componente, nel senso che
anch'esso si presta al controllo di un digit a
catodo comune; in sostanza un
74LS48 assolve esattamente al
compito dello stato
Decoder
intermedio, ferme restando
le assenze di quelli esterni di
memoria e di driver (e
non dimenticando la sua natura
BCD,
decisamente limitata rispetto a quella Binaria assicurata dal
9368). I sintesi essi:
 |
condividono le linee d'ingresso
[D (pin6),
C (pin2),
B (pin1),
A (pin7),
in ordine di peso decrescente] sulle quali accettano una
sequenza di 4 bit (rispettivamente
BCD o
binaria
pura)
|
|
condividono le linee
d'uscita
per i segmenti [identificati da: a (pin13),
b (pin12),
c (pin11),
d (pin10),
e (pin9),
f (pin15)
e g (pin14)]
sulle quali assicurano le sequenze attive alte adatte per accendere il
digit da essi controllato
|
|
utilizzano il
pin16
per la tensione positiva
d'alimentazione e il pin8 per la
massa |
|
affidano ai
piedini
RBO (pin4)
e
RBI (pin5)
il compito di
controllo dello spegnimento del digit
in occasione di particolari evenienze, descritte nelle pagine
seguenti |
|
affidano al
piedino rimanente (pin3)
rispettivamente il compito di
LT
(Lamp
Test, adatto a verificare l'integrità dei segmenti del
digit) oppure di
LE
(Latch Enable,
indispensabile per il controllo dello strato di
memoria) |
|
