 | Questo componente contiene 8
elementi di memoria (flip-flop) di tipo
D-Type, controllati contemporaneamente da un unico piedino
di abilitazione (pin 11, Clock
CK). |
| La caratteristica dei flip-flop
D-Type è quella di agire sul fronte
della linea di comando, CK:
 | quando il segnale di controllo (di solito un impulso
attivo basso)
passa dal livello basso 0 a quello
alto 1 (fronte di salita)
l'uscita Q
tiene (memorizza) il valore logico predisposto in precedenza sull'ingresso
corrispondente D; proprio per questo suo
comportamento i manuali definiscono questo componente
Octal Edge-Triggered Flip-Flops. |
| in ogni altro istante della forma d'onda del clock
CK è
su ogni uscita Q è disponibile il valore
logico della precedente operazione di memorizzazione. |
|
| I D-Type di questo
componente sono del tutto uguali agli elementi di memoria che costituiscono la
cache del nostro computer, cioè di Static RAM,
SRAM. |
| Osservando il dettaglio funzionale del componente si
capisce perchè la SRAM sia più costosa e
più veloce della DRAM (Dynamic RAM) di
solito usata per la memoria convenzionale: ogni bit è realizzato con un
piccolo circuito elettronico bistabile, appunto
flip-flop. |
| In aggiunta alla sua tipica funzione di
memoria il componente offre anche uscite
amplificate non invertenti
di tipo 3-state, controllate
contemporaneamente da un ulteriore piedino di abilitazione (pin
1,
Out Enable, OE), attivo basso; la funzione da
OE è del tutto simile a quella esercitata
dalle abilitazioni
Gx del
buffer 74LS244:
| quando è attiva (cioè a massa, 0)
consente il passaggio in uscita del livello logico presente sull'uscita
interna del flip-flop. |
| quando non è attiva (cioè scollegate o a 1) è quella
di mettere in alta impedenza le
8 uscite esterne del componente; il valore presente sulle uscite dei
rispettivi flip-flop rimane così congelato,
in attesa di tempi migliori.... |
|
