78LS138 74LS139 74LS153 74LS157 74LS158
7846 74LS47 74LS48 74LS49 9368 4511
74LS240 74LS241 74LS244 74LS373 74LS374
MC1488 MC1489 MAX232 UART16550 ADC0804
FND500/FND507 HD44780 Download INDICE

 Data Sheet

Sezione Data Sheet

  LOGICA TTL - MULTIPLEXER

74LS138  1/2 [2 di 87] 

 

    74LS138 - Decoder binario da 3 a 8
     
bulletIl pin-out del componente è illustrato dal seguente schema:

    

    

bulletI Decoder Binari hanno tante uscite quante sono le possibili combinazioni binarie degli ingressi; in particolare il 74LS138 dispone di 3 ingressi di selezione, A, B e C, per cui offre 23=8 uscite.
bulletLa funzione di Decoder viene perciò garantita nel senso di saper distinguere tra i possibili codici binari forniti in ingresso, e si manifesta nell'attivazione della sola linea d'uscita caratterizzata dal numero decimale corrispondente.
bulletLa caratteristica comune di questa categoria di componenti è quella di avere uscite attive basse: se il componente è abilitato tutte e 8 le uscite sono a 1 meno quella il cui numero corrisponde al codice binario a 3 bit imposto ai 3 ingressi di selezione, A, B e C.
bulletDunque solo una delle uscite è a 0 e ciò è vero solo se tutte e 3 le abilitazioni previste da questo componente sono attive contemporaneamente, cioè G1 (attiva alta, pin 6) a 1 (cioè fluttuante=scollegata, ma preferibilmente collegata al positivo dell'alimentazione) e G2A, G2B (entrambe attive basse, pin 4 e pin 5) a 0 (cioè a massa).
bulletSe anche una sola delle abilitazioni non è attiva anche l'uscita prevista dall'ingresso torna a 1, come le altre...

    

  
INPUT OUTPUT
ENABLE SELECT
G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
X X 1 X X X 1 1 1 1 1 1 1 1
X 1 X X X X 1 1 1 1 1 1 1 1
0 X X X X X 1 1 1 1 1 1 1 1
1 0 0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 0 1 0 1 1 0 1 1 1 1 1
1 0 0 0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 0 0 1 1 1 1 0 1 1 1
1 0 0 1 0 1 1 1 1 1 1 0 1 1
1 0 0 1 1 0 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0

1  livello logico alto
0  livello logico basso
"X"  valore logico indifferente

    

bulletI Decoder Binari sono particolarmente utili nel progetto digitale dedicato ai microprocessori; con essi infatti si realizzano le importanti reti che si occupano di interpretare gli indirizzi e i segnali di controllo destinati a localizzare senza ambiguità le periferiche di Input/Output e le locazioni di memoria di un computer.
bulletLa ricca disponibilità di linee di abilitazione (ben 3, G1, G2A, G2B, unica tra i componenti di questa categoria) riduce la necessità di ulteriori porte o inverter esterni.

    

Pagina Precedente Data Sheet   [2 di 87] Pagina Successiva Logica TTL - 74LS138  1/2 Torna alla Home della Sezione Lezioni - Vai al DownLoad dei files DOC Torna al Menu di "Dentro al Computer"
Logica TTL - 74LS138
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87

    

DataSheet » 78LS138 | 74LS139 | 74LS153 | 74LS157 | 74LS158 | 74LS240 | 74LS241 | 74LS244
74LS373 | 74LS374 | 7446 | 74LS47 | 74LS48 | 74LS49 | 9368 | 4511 | FND500/FND507
74LS373 | 74LS374 | ADC0804 | HD44780 | MC1488 | MC1489 | MAX232 | UART16550
Download | INDICE
Home 
Pascal|Manuali|Tabelle|Schede
Tutorial Assembly|Palestra Assembler
Aggiungi Giobe®2000 ai preferiti  
Motore
Ricerca
  Rendi Giobe®2000 pagina di Default
© 2001-2010  -  Studio Tecnico ing. Giorgio OBER
Tutti i diritti sono riservati