Applicazioni Software |
PROGETTO n° 01 - 6/9 [54 di 189] |
|
|
||
Porta Parallela - INPUT di Dati a 8 bit - Uso di un Multiplexer 74LS157 | ||
Analisi delle procedure importanti [1 di 3] |
|
Vediamo dunque le istruzioni che gestiscono effettivamente il progetto, da inserire al posto dei puntini della figura precedente; ti consiglio di aprire una seconda finestra con lo schema elettrico dell'interfaccia, durante la lettura della descrizione. |
Commuta il selettore sugli Switch "bassi" |
La prima cosa da fare è spostare il cursore del multiplexer 74LS157 in modo da poter collegare gli switch sw 3÷sw 0 (rispettivamente attaccati agli ingressi di tipo B del '157, cioè ai suoi pin 3, 6, 10 e 13) ai pin 11, 10, 12 e 13 del connettore della parallela, al fine di poterli poi leggere sui corrispondenti bit 7, 6, 5,e 4 del Registro d'ingresso 0379H/0279H; per questo l'ingresso di selezione A/B (pin 1 del selettore '157) deve essere forzato a 1: |
|
Progetto |
NB: se il testo nell'Area
ti
sembra strano installa il font Giobe.TTF: clicca qui!! |
|
Di fatto, per le finalità del progetto, è sufficiente che il bit0 sia a forzato 0 dentro il Registro d'uscita 037AH/027AH: poichè prima di arrivare sul pin 1 della porta parallela il suo valore logico è invertito internamente dall'hardware, il piedino di controllo del selettore riceve effettivamente l'1 necessario per consentire la lettura dei 4 switch meno significativi. | |
Poichè nel progetto viene coinvolto solo il bit0 la scelta di forzare a zero anche tutti gli altri non si ritiene sconveniente e non crea disagio. | |
Da notare la necessità di attivare un piccolo ritardo per assicurare l'assestamento elettronico del commutatore interno del selettore. |
Lettura dei 4 Switch meno significativi |
Dopo il breve ritardo imposto poco fa, i dati da leggere sono stabili sui 4 pin 11, 10, 12 e 13 del connettore della parallela e possono essere letti sul Registro d'ingresso 0379H/0279H. | |
Lo schema mette in evidenza che, dopo la lettura, lo stato dei 4 switch meno significativi è disponibile nei 4 bit più significativi; inoltre il valore logico proposto sul pin 11 della porta parallela viene invertito internamente dall'hardware, prima di essere letto sul bit7. | |
Per questo, dopo la fase di lettura, il programma deve provvedere ai relativi aggiustamenti: |
|
|
L'operazione di XOR di AL con 80H rovescia il valore logico del solo bit7, lasciando inalterati gli altri; in questo modo si pone rimedio alla inversione prodotta internamente da hardware. | |
La sequenza delle 4 SHR sposta in basso i 4 bit alti, immettendo al loro posto degli 0: il dato in AL è dunque, alla fine, del tipo 0000xxxx, con xxxx pari al valore logico effettivo dei 4 switch meno significativi. | |
La prima fase d'acquisizione è dunque terminata: l'informazione così ottenuta viene salvata nel registro BL. |
|
Porta Parallela | PROGETTO n° 01 - 6/9 | |||||||
54 di 189 |
|
|
|
Home |
|
|||||||
|
Motore Ricerca |
|