78LS138 74LS139 74LS153 74LS157 74LS158
7846 74LS47 74LS48 74LS49 9368 4511
74LS240 74LS241 74LS244 74LS373 74LS374
MC1488 MC1489 MAX232 UART16550 ADC0804
FND500/FND507 HD44780 Download INDICE

Come succede per il TTL 9368 prima di raggiungere il Decoder le linee d'ingresso attraversano una Memoria D-Latch; l'utilizzo di questo tipo di memoria non è molto frequente e questo è uno dei casi più peculiari; è noto che i suoi quattro elementi (flip-flop) sono attivati sul livello della linea di sincronismo (LE, Latch Enable, pin5), che li controlla contemporaneamente:

	quando LE è a livello 0, fissato al negativo dell'alimentazione, i 4 bit del Codice BCD applicato in ingresso passano inalterati a valle della memoria, che risulta essere trasparente (... come non ci fosse) nei loro confronti, così come fosse una porta aperta (l'uscita insegue l'ingresso)
	nell'istante in cui LE passa da un livello basso ad uno alto (cioè sul fronte di salita di LE) le uscite D-Latch "scattano" sul codice binario presente su di esse in quel momento, tenendolo bloccato (memorizzandolo) fino a quando la linea LE verrà riportata a livello 0

Resta da valutare l'utilità di questa Memoria; se questo componente è collegato a valle di un Contatore potrà disporre in ingresso di un codice a 4 bit riproposto ciclicamente dal valore minimo, (0000)₂, a quello massimo, (1001)₂, con cadenza imposta dalla frequenza dell'onda quadra applicata, per esempio ogni secondo se il clock è di 1 Hz:

	mantenendo a massa l'ingresso LE del Decoder il digit ad esso collegato mostrerà le corrispondenti cifre decimali, variabili con la stessa cadenza
	non appena LE viene scollegato da massa il numero sul digit non subirà aggiornamenti, ma il conteggio in ingresso continuerà regolarmente!!
	mantenendo alto questo ingresso, ogni volta che si fornisce un breve impulso basso il numero sul digit cambierà in funzione del codice presente in quel momento sugli ingressi DCBA, rimanendo invariato fino al successivo impulso
	naturalmente il Contatore coinvolto nella prova deve essere una Decade CMOS, per esempio un 4029, Binary/Decade up/down counter

Questo artificio torna molto utile in alcune applicazioni, per esempio:

per generare l'effetto intertempo nel progetto di un cronometro digitale, congelando il tempo corrente per qualche istante

per consentire la visualizzazione del valore misurato da uno strumento digitale (per esempio un frequenzimetro) attivandola solo alla fine di ogni ciclo del conteggio: in questo modo si evita di renderla illeggibile, come sarebbe se il valore fosse mostrato mentre il conteggio è in corso (in sostanza la misura della frequenza si esegue contando i fronti attivi del segnale da misurare in un intervallo di grande precisione fissato dalla base dei tempi e mostrandone il valore solo alla fine)