Lo schema funzionale (proposto in due versioni) riassume le caratteristiche logiche di questo componente; le linee d'ingresso possono essere quelle del Bus Dati di un microprocessore o di una porta di un single-chip o della porta parallela di un PC, mentre le linee d'uscita rendono disponibili i sette valori logici attivi alti necessari per controllare i 7 segmenti di un digit a catodo comune:

Nel normale funzionamento, il piedino di controllo LE (pin3) della memoria latch deve essere a massa mentre i rimanenti due, RBO (pin4) e RBI (pin5), possono essere inattivi, lasciandoli scollegati o meglio collegandoli a +5V.

Il seguente link rende disponibile il Data Sheet originale, in formato PDF: