74LS244 - Raccolta componenti ["Dentro il Computer" di Giobe®2000]

LOGICA TTL - BUFFER TRI®STATE

74LS244 2/2 [17 di 87]

74LS244 - Ottuplo Buffer 3-state non invertente

Questo componente, disponendo di controlli di abilitazione separati, consente di collegare in parallelo le uscite di 2 dispositivi a 4 bit, su un unico bus (ovviamente anch'esso a 4 bit): basta aggiungere esternamente un inverter all'abilitazione di 1 dei 2 gruppi, così che un unico livello di controllo porrà sul bus solo uno dei 2 pacchetti di 4 bit.

	Lo stesso servizio per bus a 4 bit si può avere con il componente 74LS241 che, disponendo di abilitazioni attive su livelli opposti, non necessita nemmeno dell'inverter esterno previsto dallo schema precedente.
	Se si desidera ottenere lo stesso controllo però con l'inversione del valore logico dei 2 dispositivi a 4 bit collegati in ingresso, è disponibile il componente 74LS240, con la stessa logica di controllo d'abilitazione, attiva bassa su entrambe le linee.
	Naturalmente se le 2 abilitazioni sono invece collegate direttamente tra loro è possibile predisporre un'interfaccia adatta al controllo di dispositivi a 8 bit: lo 0 su entrambe trasferirà in uscita il byte d'informazione (sull'ipotetico bus a 8 bit), mentre un livello alto "staccherà" il componente dal bus.

Nei precedenti disegni suggerisco lo schema a blocchi da utilizzare, disponibile anche nella seguente versione:

La tabella raccoglie le principali caratteristiche elettriche del componente (i tempi sono stati rilevati con carico di 667ohm/ 45 pF):

Caratteristiche Elettriche	Valori
potenza dissipata	135 mW (massima con uscita a "1", assorbe 27 mA a 5V)
	230 mW (massima con uscita a "0", assorbe 46 mA a 5V)
	270 mW (massima con uscita Hi-Z, assorbe 54 mA a 5V)
corrente erogata tipica in uscita	15 mA (tipica buffer con uscita a "1")
corrente assorbita tipica in uscita	24 mA (tipica buffer con uscita a "0")
tempo di propagazione massimo da ingresso a uscita	18 ns (fronte di salita) e 18 ns (fronte di discesa)
tempo di abilitazione massimo da *enabl*e a uscita	23 ns (verso uscita a "1") e 30 ns (verso uscita a "0", 5 pF)
tempo di disabilitazione massimo da *enabl*e a uscita	25 ns (da uscita a "1") e 18 ns (da uscita a "0", 5 pF)

I seguenti link consentono di valutare il costo corrente di mercato: la presenza di taluni riferimenti piuttosto che altri è del tutto casuale, frutto di un campionamento eseguito in rete:

	Componenti Elettronici Radio-Kalika, Trieste
	Componenti Elettronici Circuits Specialists, Mesa - Arizona
	Componenti Elettronici Electonix Express, Avenel - New Jersey
	Componenti Elettronici Futurlec, Broadway - New York

I seguenti link rendono disponibili i Data Sheet originali, in formato PDF:

	Data Sheet [17 di 87]			Logica TTL - 74LS244 2/2
	Logica TTL - 74LS244

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87

DataSheet »

78LS138 | 74LS139 | 74LS153 | 74LS157 | 74LS158 | 74LS240 | 74LS241 | 74LS244
74LS373 | 74LS374 | 7446 | 74LS47 | 74LS48 | 74LS49 | 9368 | 4511 | FND500/FND507
74LS373 | 74LS374 | ADC0804 | HD44780 | MC1488 | MC1489 | MAX232 | UART16550
Download | INDICE

^Home

Pascal|Manuali|Tabelle|Schede
Tutorial Assembly|Palestra Assembler

Aggiungi Giobe®2000 ai preferiti

Motore
Ricerca

Rendi Giobe®2000 pagina di Default

		78LS138 74LS139 74LS153 74LS157 74LS158 7846 74LS47 74LS48 74LS49 9368 4511 74LS240 74LS241 74LS244 74LS373 74LS374 MC1488 MC1489 MAX232 UART16550 ADC0804 FND500/FND507 HD44780 Download INDICE
Data Sheet